ADXⅡ52-1K-Ethernet of SAYA 計測・制御・セキュリティ

リングバッファ

Windowsマシンは、小さい単位のデータ転送では効率が悪く、速度が出ません。そこで、大きなデータ単位を蓄積してPCのメモリに転送するためのリングバッファを装備。メモリは2バンクあって転送中には、もう片方のメモリでデータ入出力をフォローします。（リングバッファはFIFOメモリと類似していますが、転送周期が均一になるなどの特徴があります）

リングバッファの双方向動作が可能

リングバッファは双方向動作で、出力して空になったメモリに入力を行えます。これにより全サンプリング周波数帯域で、アナログ・デジタル入力とアナログ・デジタル出力を同時稼動させることが可能です。

ポーリングとの並列動作が可能

リングバッファによるデータ収集（A/D、D/I）ではメモリが一杯になるまで、データの読み出しができない問題があります。本製品は、現在の値を即時読み出せるポーリング機能も備えています。データ出力（D/A、D/O）もポーリングとリングバッファをソフトウェアで切り替えることができます。

○　常時データ収集をしていたのでは、データ量が膨大になり解析が大変です。そこで必要な箇所のみデータ入出力を行うのトリガコントローラを備えています。
　　　トリガコントローラは何らかのイベント（トリガ）でデータ入出力を開始したり、停止したり、一時停止させます。

○　トリガ要因は、以下の通り豊富で、開始トリガと、停止トリガで独立して設定できます。

• アナログ入力または出力の立上りエッジ（ヒステリシス設定可）
• アナログ入力または出力の立下りエッジ（ヒステリシス設定可）
• アナログ入力または出力のデュアルエッジ（閾値を超えて、再通過したときにトリガ）
• アナログ入力または出力のインレンジ（範囲内）トリガ
• アナログ入力または出力のアウトレンジ（範囲外）トリガ
• デジタル入力または出力のパターン一致トリガ（マスク可）
• デジタル入力または出力の立上りエッジトリガ（任意ビット）
• デジタル入力または出力の立下りエッジトリガ（任意ビット）
• 無条件（ソフトウェア開始/停止）
• データ収集サイズトリガ（停止トリガ要因のみ/別名ストップカウンタ）

• • 開始トリガ以降すぐに停止がかからないよう、停止トリガ検索開始までの期間（デッドタイム）を指定できます。

○　トリガ周辺機能は以下の通りで豊富です。

• 必要な箇所のみを抜き出してデータ収集するトリガイネーブル。
• トリガ発生前現象までデータ収集するポストトリガ。
• トリガ発生からデータ収集を開始させるまでに遅延時間を置くトリガディレイ。
• 指定のデータサイズでデータ収集を自動停止するストップカウンタ。
• 開始トリガ発生前の出力バッファへの書き込みをサポートするプリライト。
• 停止トリガ発生後の入力バッファの読み出しをサポートするポストリード。

○　デジタル入力の立上りや立下りエッジで割り込みを発生させることが可能です。
○　デジタル出力にPWMを割り当てることが可能です。　(12Bit精度のデューティー比、周期8段階、位相256段階、発生回数などを設定可能)
○　デジタル入力に32Bitエンコーダーカウンタを割り当てることが可能です。
　　　（1x/2x/4x/パルス動作を選択可、一致・大小・不一致などのカウンタコンペア、コンペア結果で割り込みやデジタル出力の駆動が可能）
○　デジタル入力に25Bit周波数カウンタを割り当てることが可能です。（ゲート周期4段階）
○　外部ストローブパルスによるデジタル入力のラッチが可能。デジタル出力の更新時にストローブパルスの出力が可能です。

○　1KHz16Bitの高精度A/Dによるマルチプレクス式のアナログ入力。（チャンネル数が増えるとサンプリング周波数上限が下がります）
○　校正なしても高い精度を達成し、基板を大幅に小型化。
○　デジタル入力と同時サンプリング。

○　16Bitの低速・低雑音D/Aを4CH装備。
○　+10Vの出力レンジ。
○　1チャンネルをリングバッファで駆動可能。
○　デジタル出力と同時サンプリング。（リングバッファ駆動時）

○　薄膜抵抗を使い高い直流精度を達成しています。
○　大容量フィルタ搭載の正負2電源駆動のアナログ回路。