アナログ入力(14BitX2チャンネル=28Bit)、デジタル入力4チャンネル(4Bit)は、統合することで32Bitの複合データになります。このデータはサンプリング周期に同期して、バッファへ順次書き込んでゆきます。バッファは同容量のものが2バンク実装されていて、書き込み中のバッファが満杯になると、バンクチェンジを行って、もう一方のバッファに書き込みます。その間に、満杯になったバッファからデータを一気にコンピュ−タのメインメモリへマスターバースト（バスマスタ）転送し、割り込みを発生します。この動作を循環して繰り返します。（リングバッファ+DMA転送）
この構造により割り込み発生数を大幅に抑制し、コンピュ−タの負荷を大幅に削減します。バッファーサイズは
1048576 word×32Bit×2bank と大容量です。

[ポーリングとの並列稼動]
リングバッファと、通常のライブ入力は、同時に平行して使用できます。リングバッファのデータは読み出しまでの時間が必要なので、瞬時値が必要な場合には、ライブ値の読み出しが平行してできるので便利です。

アナログ出力(14BitX2チャンネル=28Bit)、デジタル出力4チャンネル(4Bit)の計32Bitは、リングバッファの1サンプル32Bitデータを分離して生成されます。この32Bit複合データはサンプリング周期に同期して、バッファから順次読み出されます。バッファは同容量のものが2バンク実装されていて、読み出し中のバッファが空になると、バンクチェンジを行って、もう一方のバッファから読み出します。その間に、メインメモリから、空になったバッファへデータを一気にマスターバースト（バスマスタ）転送し、割り込みを発生します。この動作を循環して繰り返します。（リングバッファ+DMA転送）この構造により、割り込み発生数を大幅に抑制し、コンピュ−タの負荷を大幅に削減します。バッファーサイズは
1048576 word×32Bit×2bank
と大容量です。アナログデジタル入力側とは完全な対称構造で、かつ同一クロックで運用しているので、割り込みもアナログデジタル入力側一括して発行されますので、負荷が低減します。

[ポーリングとの切り替え、16BitD/Aモード]
D/A及びDOデータの信号源をリングバッファ経由にするか、通常のライブ入力にするかは、ソフトウェアで選択できます。またD/Aコンバーターは16Bitなので、DO用のデータ4Bitを、D/A側に割り当てて16Bit駆動にすることも可能です。

アナログデジタル入力・アナログデジタル出力の各リングバッファは、トリガコントローラによって『取り込み開始』、『取り込み終了』を一括して制御することが可能です。 アナログトリガはA/D変換後、またはD/A変換前のデジタルデータをソースとするので14〜16Bitと高精度です。トリガモードと、トリガの各種パラメタは、スタートトリガとストップトリガで独立して設定できます。トリガの種類・機能を以下に示します。

[1] 任意チャンネルのデジタル入力または、デジタル出力、カウンタコンペア出力に対する、デジタル立上りエッジトリガ

[4] アナログ入力またはアナログ出力のポジティブエッジトリガ
アナログレベルトリガモードを指定し、TRIG_LEVEL1<TRIG_LEVEL2 とした場合、アナログ信号レベルがTRIG_LEVEL1以下のところからTRIG_LEVEL1を上回り（a点）、続いて、TRIG_LEVEL2を上回った地点(b点)でトリガ（立ち上がり）と判断されます。

[5] アナログ入力またはアナログ出力のネガティブエッジトリガ
アナログレベルトリガモードを指定し、TRIG_LEVEL1>TRIG_LEVEL2 とした場合、 アナログ信号レベルがTRIG_LEVEL1以上のところからTRIG_LEVEL1を下回り（a点）、続いて、TRIG_LEVEL2を下回った地点(b点)でトリガ（立下り）と判断されます。

[6] アナログ入力または出力のデュアルエッジトリガ
アナログレベルトリガモードを指定し、TRIG_LEVEL1=TRIG_LEVEL2
とした場合、アナログ信号レベルがTRIG_LEVEL1以上のところからTRIG_LEVEL1を上回り（a点）、続いて、TRIG_LEVEL2を下回った地点(b点)でトリガされます。

[7] アナログ入力または出力のインエリアトリガ
アナログエリアトリガモードを指定し、TRIG_LEVEL1<TRIG_LEVEL2とした場合、アナログ信号レベルがTRIG_LEVEL1からTRIG_LEVEL2の範囲内に入った地点(b点)でトリガされます。

[8] アナログ入力または出力のエリアトリガ1(アウトエリアトリガ)
アナログエリアトリガモードを指定し、TRIG_LEVEL1>TRIG_LEVEL2とした場合、アナログ信号レベルがTRIG_LEVEL1からTRIG_LEVEL2の範囲外に出た地点(b点)でトリガされます。

[9] 無条件トリガ
無条件トリガモードを指定すると、その瞬間がトリガになります。ストップトリガでこの条件を指定すると、無条件停止になりますので注意してください。これまでのハードウェアトリガ検出機能を使わず、ソフトウェアで開始をコントロ−ルする場合にこのモードを使います。

[10] トリガリセット
トリガリセットモードを指定するとトリガ条件が成立しなくなります。ストップトリガでこの条件を指定すると、ストップ条件は成立しなくなり、ソフトウェア停止か、ストップカウンター（後述）で停止させることになります。

[アナログトリガソース]
アナログトリガの場合、アナログ入力チャンネル0、アナログ入力チャンネル1、アナログ出力チャンネル0、アナログ出力チャンネル1がトリガ対象になります。トリガソースはスタートトリガとストップトリガで独立して設定できます。

[デジタルトリガソース]
デジタルトリガの場合、デジタル入力、デジタル入力ラッチ値、デジタル出力、カウンターコンペア値 （カウンターコンペア⇒DO出力に相当するデジタル出力トリガソース） がトリガ対象になります。トリガソースはスタートトリガとストップトリガで独立して設定できます。

[ストップカウンター]
リングバッファーの停止条件には、ストップトリガのほかに、ストップカウンターが使えます。これはアナログ入力・デジタル入力リングバッファを1単位＝1バンクとして、指定バンク分（＝指定容量）の取り込みを行うと、自動的に取り込みを終了するものです。ストップトリガと併用できます。

[プリトリガ/トリガディレイ]
プリトリガは、トリガ発生よりも256サンプル分早めに取り込みを開始するもので、トリガ発生前の現象を取り込むことができます。 トリガディレイは、最大65536サンプル遅くリングバッファ取り込みを開始するものです。

[プリライト]
アナログデジタル出力においてリングバッファの2バンク分とバスマスタ転送バッファの計3バンク相当を予め書き込むことが可能です。これにより最初から欠損、遅延の無い出力が可能です。

[ポストリード]
ストップトリガ以降データが残留しているリングバッファ1バンク分のに読み出しが可能です。リングバッファのどこまでのデータが有効なのかも知ることが出来ます。

[サンプリングクロックジェネレーター]
80MHz/66MHz/40MHz/33MHz/20MHz/16.5MHz/10MHz/8.25MHz /5MHz/4.125MHzのサンプリング周波数を生成します。A/D、D/A、DI、DO、リングバッファ、トリガコントローラがこのクロックに連動します。また外部クロックも選択でき、これを分周することができます。分周比は1/1、1/2、1/4、1/8、1/16を選択できます。

[トリガイネーブル]
バッファ稼動中の必要なところを抽出して取り込むことが可能で、データの継ぎ接ぎが出来ます。この機能を有効にすると、DI5がトリガイネーブル信号に割り当てられます。トリガイネーブル信号がHigh又はOpenの時だけリングバッファへの読み書き（アナログデジタル入出力）が有効になります。トリガイネーブル信号をLowにすると一時停止すなわち、リングバッファへの読み書き（アナログデジタル入出力）が停止します。 トリガイネーブル信号がHigh又はOpenになると再開します。前述の各種トリガモードと並用できます。本機能を使うことで、必要の無いデータを取り除き、1バンクにおけるバスの平均転送速度を落とすことができ、より高速での連続計測が可能になります。