ホーム     |    製品購入     |    製品価格一覧    |    サイトマップ    |    会社案内    |    リンク     |    お問い合わせ     
|     製品情報    |     カスタマイズ    |     受託開発    |     オンラインサービス    |     サポート    |     ダウンロード    |
 
バッファトリガエンジン
                                                                                                                                    ▲
バッファトリガエンジン (仕様書と記述が異なる場合は仕様書が最新版です)

【ページ内リンク】    ┬ 2ステージリングバッファ・アナログ/デジタル入力
├ 2ステージリングバッファ・アナログ/デジタル出力
├ トリガ・バッファハンドリングエンジン
シーケンシャル取り込み(アナログ入力)
   
 
2ステージリングバッファ・アナログ/デジタル入力

【プライマリオンチップリングバッファ】
アナログ入力16Bitと、デジタル入力下位16チャンネルは、統合されて32Bitの複合データになります。このデータはサンプリング周期に同期して、バッファへ順次書き込んでゆきます。バッファは同容量のものが2バンク実装されていて、書き込み中のバッファが満杯になると、バンクチェンジを行って、もう一方のバッファに書き込みます。その間に、満杯になったバッファからデータを一気にコンピュ−タのメインメモリへマスターバースト(バスマスタ)転送し、割り込みを発生します。この動作を循環して繰り返します。(リングバッファ+DMA転送)この構造により割り込み発生数を大幅に抑制し、PCの負荷を大幅に削減します。バッファーサイズは 3328DoubleWordx2bank です。もしリングバッファがない場合、1us単位で読み出ししなければならず現実的ではありませんが、このリングバッファを使うことで、3.228msec間隔になります。“プライマリオンチップリングバッファ”は、AI/DI/AO/DOで一括した割り込み発生〜割り込み処理(データ転送)を行うことで、割り込み発生数を減らし、システムの負荷を下げます。(※FIFOなどを使うと一括で割り込みが発生せず、割り込み周期も変動するので負荷はあまり下げられません)

【可変サイズセカンダリPCリングバッファ】
“プライマリオンチップリングバッファ”はデータをそのままアプリケーションへ送信するのではなく、コンピュータメインメモリ上の“セカンダリリングバッファ”にデータを送信します。この“セカンダリリングバッファ”容量は
(プライマリオンチップリングバッファ容量×n)x2bank
・・・・nはソフトウェアで設定可能と容量を任意に設定できます。セカンダリリングバッファの片側のバンクが一杯になるまで前記動作(“プライマリオンチップリングバッファ”からのデータ転送)を繰り返します。そして“セカンダリリングバッファ”が満杯になると、アプリケーションに対し、割り込みメッセージ(イベント)を発生して、データ読み出しを促します。この間、データの欠損を防ぐ為、“セカンダリリングバッファ”をバンクチェンジさせ、もう一方のバンクの“セカンダリリングバッファ”に“プライマリオンチップリングバッファ”からのデータを蓄積します。この2段目のリングバッファにより負荷は更に低減でき、1MSPSでの高速連続データ収集を可能にします。
“セカンダリリングバッファ”のサイズを調整することでレスポンスと最高サンプリング速度(=負荷)を調整できます。すなわち低速のサンプリング周波数の場合、セカンダリリングバッファを小さくすることでレスポンスを優先し、高速のサンプリング周波数では、負荷を減らしてバッファオーバランを回避するためにセカンダリリングバッファを大きくします。

【ポーリングとの並列稼動】
2ステージリングバッファによるデータ読み出しと、ポーリング(ライブ)によるデータ読み出しは、同時に使用できます。リングバッファは、データ読み出しまでの時間が長いので、瞬時値が必要な場合には、ポーリングが同時使用できるので便利です。(シーケンシャル取り込み時にはポーリングで取得した値は正確ではなくなります)


2ステージリングバッファ・アナログ/デジタル出力

【プライマリオンチップリングバッファ】
アナログ出力(16Bit)、デジタル出力16チャンネル(16Bit)の計32Bitは、リングバッファの1サンプル32Bitデータを分離して生成されます。この32Bit複合データはサンプリング周期に同期して、バッファから順次読み出されます。バッファは同容量のものが2バンク実装されていて、読み出し中のバッファが空になると、バンクチェンジを行って、もう一方のバッファから読み出します。その間に、割り込みを発生、メインメモリから、空になったバッファへデータを一気にバースト転送します。この動作を循環して繰り返します。この構造により、割り込み発生数を大幅に抑制し、PCの負荷を大幅に削減します。バッファーサイズは 3328DoubleWordx2bank です。実際には、このバッファのバンクチェンジはアナログデジタル入力側と同時に行われ、割り込みの発生も同時に行われます。この入出力バッファの同期運転によりタイミング管理も容易になり、かつ割り込み発生も統合されるので、負荷も減ります。

【可変サイズセカンダリPCリングバッファ】
“プライマリオンチップリングバッファ”へのデータはアプリケーションが直接書き込むのではなく、コンピュ−タのメインメモリ上の“セカンダリリングバッファ”から書き込まれています。この“セカンダリPCリングバッファ”容量は
(プライマリオンチップリングバッファ容量×n)x2bank
nはソフトウェアで設定可能 と容量を任意に設定できます。セカンダリリングバッファの片側のバンクが空になるまで前記動作(“プライマリオンチップリングバッファ”への書き込み)を繰り返します。そして“セカンダリリングバッファ”が空になると、アプリケーションに対し、割り込みメッセージ(イベント)を発生して、データ書き込みを促します。この間、データの欠損を防ぐ為、“セカンダリリングバッファ”をバンクチェンジさせ、もう一方のバンクの“セカンダリリングバッファ”から“プライマリオンチップリングバッファ”にデータを書き込みます。この2段目のリングバッファにより負荷は更に低減でき、1MSPSでの高速連続データ収集を可能にします。“セカンダリリングバッファ”のサイズを調整することでレスポンスと最高サンプリング速度(=負荷)を調整できます。すなわち低速のサンプリング周波数の場合、セカンダリリングバッファを小さくすることでレスポンスを優先し、高速のサンプリング周波数では、負荷を減らしてバッファオーバランを回避するためにセカンダリリングバッファを大きくします。


多機能トリガコントローラー

アナログデジタル入力・アナログデジタル出力の各リングバッファは、トリガコントローラによって『取り込み開始』、『取り込み終了』を一括して制御することが可能です。 アナログトリガはA/D変換後、またはD/A変換前のデジタルデータをソースとするの16Bitと高精度です。トリガモードと、トリガの各種パラメタは、スタートトリガとストップトリガで独立して設定できます。トリガの種類・機能を以下に示します。

[1] 任意チャンネルのデジタル入力または、デジタル出力、カウンタコンペア出力に対する、デジタル立上りエッジトリガ

[2] 任意チャンネルのデジタル入力または、デジタル出力、カウンタコンペア出力に対する、デジタル立下りエッジトリガ

[3] デジタル入力又は、デジタル出力、カウンタコンペア出力に対するパターントリガ(マスク可能)

[4] アナログ入力またはアナログ出力のポジティブエッジトリガ
アナログレベルトリガモードを指定し、TRIG_LEVEL1<TRIG_LEVEL2 とした場合、アナログ信号レベルがTRIG_LEVEL1以下のところからTRIG_LEVEL1を上回り(a点)、続いて、TRIG_LEVEL2を上回った地点(b点)でトリガ(立ち上がり)と判断されます。

[5] アナログ入力またはアナログ出力のネガティブエッジトリガ
アナログレベルトリガモードを指定し、TRIG_LEVEL1>TRIG_LEVEL2 とした場合、 アナログ信号レベルがTRIG_LEVEL1以上のところからTRIG_LEVEL1を下回り(a点)、続いて、TRIG_LEVEL2を下回った地点(b点)でトリガ(立下り)と判断されます。

[6] アナログ入力または出力のデュアルエッジトリガ
アナログレベルトリガモードを指定し、TRIG_LEVEL1=TRIG_LEVEL2
とした場合、アナログ信号レベルがTRIG_LEVEL1以上のところからTRIG_LEVEL1を上回り(a点)、続いて、TRIG_LEVEL2を下回った地点(b点)でトリガされます。

[7] アナログ入力または出力のインエリアトリガ
アナログエリアトリガモードを指定し、TRIG_LEVEL1<TRIG_LEVEL2とした場合、アナログ信号レベルがTRIG_LEVEL1からTRIG_LEVEL2の範囲内に入った地点(b点)でトリガされます。

[8] アナログ入力または出力のエリアトリガ1(アウトエリアトリガ)
アナログエリアトリガモードを指定し、TRIG_LEVEL1>TRIG_LEVEL2とした場合、アナログ信号レベルがTRIG_LEVEL1からTRIG_LEVEL2の範囲外に出た地点(b点)でトリガされます。

[9] 無条件トリガ
無条件トリガモードを指定すると、その瞬間がトリガになります。ストップトリガでこの条件を指定すると、無条件停止になりますので注意してください。これまでのハードウェアトリガ検出機能を使わず、ソフトウェアで開始をコントロ−ルする場合にこのモードを使います。

[10] トリガリセット
トリガリセットモードを指定するとトリガ条件が成立しなくなります。ストップトリガでこの条件を指定すると、ストップ条件は成立しなくなり、ソフトウェア停止か、ストップカウンター(後述)で停止させることになります。

[アナログトリガソース]
アナログトリガの場合、アナログ入力チャンネル、アナログ出力チャンネル0〜4がトリガ対象になります。トリガソースはスタートトリガとストップトリガで独立して設定できます。

[デジタルトリガソース]
デジタルトリガの場合、デジタル入力、デジタル入力ラッチ値、デジタル出力、カウンターコンペア値 (カウンターコンペア⇒DO出力に相当するデジタル出力トリガソース) がトリガ対象になります。トリガソースはスタートトリガとストップトリガで独立して設定できます。

[ストップカウンター]
リングバッファーの停止条件には、ストップトリガのほかに、ストップカウンターが使えます。これはアナログ入力・デジタル入力リングバッファを1単位=1バンクとして、指定バンク分(=指定容量)の取り込みを行うと、自動的に取り込みを終了するものです。ストップトリガと併用できます。

[プリトリガ/トリガディレイ]
プリトリガは、トリガ発生よりも32サンプル分早めに取り込みを開始するもので、トリガ発生前の現象を取り込むことができます。 トリガディレイは、最大65536サンプル遅くリングバッファ取り込みを開始するものです。

[プリライト]
アナログデジタル出力において プライマリオンチップリングバッファの1バンク分とセカンダリリングバッファ2バンク相当を予め書き込むことが可能です。これにより最初から欠損、遅延の無い出力が可能です。プリライトを行わない場合、3バンク分のデータは予期しないもの、あるいは前回のバッファ内容が出力されます。

[ポストリード]
ストップトリガ以降データが残留しているリングバッファ1バンク分のに読み出しが可能です。リングバッファのどこまでのデータが有効なのかも知ることが出来ます。

[サンプリングクロックジェネレーター]
リングバッファ、トリガコントローラーにはクロックジェネレーターよりサンプリングクロックが提供されます。オンボードの40MHzクロックジェネレータの周波数を最大、33554431分周することで、1MHz〜1.1921Hzまで、25ns単位での調整が可能です。

[アナログトリガチャンネル]
アナログ系トリガの場合、現在指定している、アナログ入力によって、トリガの制御を行います。シーケンシャル取り込みの場合には、シーケンシャル取り込みの場合には、一番若い(先頭の)アナログチャンネルが選ばれます。

[トリガイネーブル]
バッファ稼動中の必要なところを抽出して取り込むことが可能で、データの継ぎ接ぎが出来ます。この機能を有効にすると、DI30がトリガイネーブル信号に割り当てられます。トリガイネーブル信号がHigh又はOpenの時だけリングバッファへの読み書き(アナログデジタル入出力)が有効になります。トリガイネーブル信号をLowにすると一時停止すなわち、リングバッファへの読み書き(アナログデジタル入出力)が停止します。 トリガイネーブル信号がHigh又はOpenになると再開します。前述の各種トリガモードと並用できます。本機能を使うことで、必要の無いデータを取り除き、1バンクにおけるバスの平均転送速度を落とすことができ、より高速での連続計測が可能になります。


シーケンシャル取り込み(アナログ入力)

シーケンシャル取り込みは、アナログ入力のリングバッファへの取り込みを1サンプリング毎に自動で切り替えるモードです。16,8,4,2チャンネルの自動切替えを選択できます。全入力チャンネルが自動切り替えの対象になります。アナログ入力チャンネルを4Bitの数値で表すと下位ビットを自動切換えすることになりますので、上位ビットはソフトウェアで指定可能です。リングバッファに格納されるデータは、0を先頭に正規化されます。即ち次の順で交互に並んでいます。

16ch自動切換え AI0-1-2-3-4-5-6-7-8-9-10-11-12-13-14-15を繰り返し
8ch自動切換え AI0-1-2-3-4-5-6-7又はAI8-9-10-11-12-13-14-15を繰り返し
4ch自動切換え AI0-1-2-3又はAI4-5-6-7又はAI8-9-10-11又はAI12-13-14-15を繰り返し
2ch自動切換え AI1-0又はAI2-3又はAI4-5又はAI6-7又は
                     AI8-9又はAI10-11又はAI12-13又はAI14-15を繰り返し

(1) 十分に低い信号源抵抗(出力インピーダンス)で駆動してください。オペアンプ出力であれば出力インピーダンスは低く、このケースでは700KSPS〜800KSPSのA/D変換速度(全チャンネルのサンプリング速度)まで干渉を起こしません。但し320KHz〜512KHzのA/D変換速度(全チャンネルのサンプリング速度)では干渉を起こすのでこの周波数は避けてください。シーケンシャル取り込み速度は従来のADX85よりも大幅に高速化されました。
(2) シーケンシャル取り込みではデジタルフィルタは4次の移動平均に簡略化されます。

 
 
 
 
 
 
フッタ
MultifunctionI/O XU series
アクセサリー
組み込み
MFIO X
MFIO S

  製品はすべて直販されています。
  TEL・FAX・電子メール・オンラインストア
で購入可能です。
詳しくは、こちらです。
 
XUシリーズ 各機種
 ▼高精度  Analog/Digital 4機種
 ▼高速  Analog/Digital 4機種
ADX14
 ▼Ethernet  Analog/Digital 2機種
ADX42

 
 
フッタ
製品仕様書-PDFファイル


製品の詳細は、PDF/WEB/カタログ(紙)のいずれでもご覧になれますが、記述が異なる場合は、PDFファイルの仕様書が最優先され、PDF→WEB→カタログの順が優先順位です。
ドライバーやアプリケーション等は、ダウンロードコーナーより入手出来ます。
pcイメージ